Page 10743 - Revista Telebrasil
P. 10743
pendente. Entretanto esta última
forma náo é a mais econômica,
pois este equipamento duplicaria
muitas das funções do terminal
PCM.
Partindo da filosofia de incorporar
a unidade de acesso ao terminal
PCM, a figura 3 apresenta uma for
ma de se realizar a inserção de um
sinal de 64 Kb/s em um canal PCM
e a figura 4 apresenta o diagrama
de tempos desta unidade,
V ’
Este circuito consiste basicamen
te de uma memória paralela se-
qüencial que transforma, na di
reção de transmissão, o sinal de
dados de entrada de velocidade 64
Kb/s em um sinal de 2.048 Kb/s, e o
sinal de dados de 2.048 Kb/s rece
bido do equipamento PCM no sinal
original de 64 Kb/s na direção de
recepção. Estas transformações
são feitas pela combinação ade
quada da velocidade dos pulsos
que inscrevem e que fazem a leitu
ra de cada bit nas memórias. Estes
pulsos relógio são obtidos direta O P U LS O S *?/ LCiruPA
2044
KM?
lN S C 4 CVf.il
mente das unidades geradoras de «4 KN*
^ LCITUPA
pulsos de temporização do equipa Q y a.0 4 4 KHt
mento PCM.
No lado de transmissão, o sinal de
dados, síncrono com o terminal
PCM, é armazenado na memória
de 8 bits em série por um sinal de
temporização de 64 KHz produzido
pelo terminal PCM. A cada ciclo
positivo do sinal de 64 KHz corres
ponde um bit do sinal de dados
que será armazenado na memória
M1. Além disto, cada bit armazena
do em uma memória faz com que o
bit anterior seja transferido para a
memória seguinte. Inicialmente,
de acordo com a figura 4, o bit a
do sinal de dados é armazenado na
memórja M1 pelo sinal relógio
(clock) de 64 KHz. No pulso seguin
te do sinal relógio a informação a é
transferida para a memória M2 e o
bit b do sinal de dados é gravado Fig. 4 — Diagrama de tempos do circuito da figura 3 — Lado de Transmissão.
em M1. Da mesma forma, no pulso
seguinte do sinal relógio, a infor com o IT X (intervalo de tempo do o bit a armazenado em M8 seja en
mação a é transferida para M3, a sinal PCM no qual será inserido o viado à linha, e os bits b ah sejam
informação b transferida para M2 e sinal de dados de 64 Kb/s, os 8 transferidos para a memória se
o bit c do sinal de dados armazena bits serão extraídos da memória guinte, isto é, bit b para M8, bit c
do em M1. Este processo será re pelo sinal relógio de 2.048 KHz do para M7, etc. No segundo pulso do
petido até que o bit a esteja arma equipamento PCM, que estará pre sinal de 2.048 KHz o bit b armaze
zenado na memória M8 e haja, en sente na saída do circuito E, já que nado em M8 é enviado à linha e há
tão, 8 bits do sinal de dados arma o sinal correspondente ao IT X uma nova transferência de cada
zenados seqüencialmente nas 8 torna-se 1 durante a duração do IT bit para a memória seguinte de
memórias. Neste momento, o qual X no sinal PCM. O primeiro pulso modo que no próximo pulso de
coincide no equipamento PCM do sinal de 2.048 KHz faz com que 2.048 KHz o bit c armazenado em
