Page 19 - Telebrasil - Novembro/Dezembro 1993

transmissão está evoluindo para con­ níveis que também auxiliam a combater

ceito de serviço "ponta-a-ponta", entre o problema da dissipação térmica. No­

usuários. O grande desafio para as em­ vos dopantes, como o germânio, são

presas operadoras será como organizar uma promessa para obtenção de maior

e gerenciar estas novas facilidades. velocidade nos dispositivos.

Segundo o executivo, o uso da Do ponto de vista do empacota­

fotônica em substituição à eletrônica, mento, os chips passarão a ser incor­

ainda está distante e poderá elevar a porados diretamente às placas dos

velocidades de transporte da informa­ equipamentos, eliminando os pinos

ção a patamares da ordem de Terabit/s de ligação. A densidade corrente é de

(10 elevado à 12 bit/s). Em algum meio milhão de transistores por chip,

ponto, porém, a comunicação terá que trabalhando a Northern Telecom com

ser eletro-óptica devido à necessidade densidade de dez milhões. Para o ano

de se processar a informação. 2000, os chips terão mil vezes mais

transistores do que hoje, levando a

Microeletrônica equipamentos e custos menores. Será

A partícula sobre o dedo utiliza uma retícula preciso, porém, que os projetistas sai­

A vice-presidente da BNR, Claudine circular para refletir um laser. bam utilizar todos estes bilhões de

Simson, traçou um quadro dos disposi­ circuitos colocados à sua disposição.

tivos semicondutores, no denominado fusíveis, num mesmo chip. A chave da Antes de passai' para as técnicas de

ciclo do silício. Nas décadas de 60 e 70, moderna microeletrônica é a vulgariza­ Raio-X — o custo da mudança é alto —

os volumes de produção eram menores ção dos ASICs (Application Specific ainda será possível aprimorar a litografia

que os atuais, havia menos preocupação Integration Circuit) — algo que na déca­ óptica utilizando o espectro ultravioleta e

com a utilização de gazes dopantes e da de 80 era reservado só para os gigan­ os dispositivos laser para se chegar a raios

predominava a tecnologia NMOS tes da indústria — que são chips produ­ com definições de de de 0.2 e 0.3 mícron.

(Channel N-metaloxide). Na década de zidos para uma determinada aplicação. As tecnologias de arsenieto de gálio e

80/90, ocorreu um salto tecnológico, O tempo para desenvolver um AS1C é fosfetode índio parecem promissoras para

com a utilização da tecnologia CMOS, de três anos e meio, aí incluídos seis obtenção de maiores velocidades em dis­

que passou a integrar, de forma comple­ meses de negociação inicial com a en­ positivos que operam sem fio.

mentar, silício dopado dos tipo N e P. genharia de sistemas para definir exata- A área de microeletrônica da BNR.

A tendência atual, nas aplicações de mente o que se quer do dispositivo e a representando um orçamento de capital

comutação, multiplexação e dispositi­ tecnologia necessária. de US$200 milhões, opera com cerca de

vos periféricos, é a utilização de com­ Para o futuro, já se fazem nos labora­ 6(X) cientistas e engenheiros divididos em

ponentes bi-cmos, que aliam á alta tórios dispositivos de 0,1 mícron de dois grandes grupos. Pouco mais de 100

compactação obtida com a tecnologia integração utilizando transporte balístico físicos, químicos e especialistas em enge­

CMOS - empregada na confecção de e teoria do caos. O desafio é a produção nharia elétrica se voltam para o desenvol­

memórias de alta capacidade — a grande de tais dispositivos em larga escala. A vimento da tecnologia do silício. O res­

velocidade de atuação da tecnolgia maior densidade no chip pode também tante se dedica aos problemas de produ­

bipolar. A tecnologia do silício produz ser obtida tornando mais curtas as ção dos dispositivos semicondutores. A

dispositivos que triplicam sua densida­ interligações entre elementos levando a atividade de teste é enfatizada para manter

de e velocidade a cada ano. novas arquiteturas espaciais de quatro a qualidade do chip. (J.C.F.)

A produção do chip está ligada à

litografia. O mercado comercial cami­

nhados dispositivos de 1 mícronparaos

de 0,8 mícron. Esta medida reflete a

distância mínima entre ranhuras adja­

centes do dispositivo. Quanto menor

esta distância, maior será o número de

elementos que caberão num mesmo chip.

O tamanho do chip também é impor­

tante. No processo produtivo, o chip é

recortado de um biscoito (wafer) que é

obtido a partir de um tarugo de silício.

Wafers da ordem de 6" e de até 8" são

possíveis, mas os chips comerciais per­

manecem da ordem de 0,8 e até 1,5cm

de lado, visto as distorções ópticas que

ocorrem no processo litográfico, ao se

querer trabalhar com chips maiores.

A produção de chips requer um con­

trole rigoroso do ambiente, equipamen­

tos sofisticados e automatizados e gente

competente. A Northern opera integran­

do resistores, capacitores, indutores e A BNR emprega tecnologia avançada em projetos tridimensionais de protótipos de produtos.